## (9) 日本国特許庁(JP)

の特許出願公開

#### ⑫ 公 開 特 許 公 報 (A) 昭61 - 193521

@Int Cl.4

庁内整理番号 識別記号

每公開 昭和61年(1986)8月28日

H 03 M 1/52

6832-5 I

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称 A D 変換回路

②特 顧 昭60-33807

顧 昭60(1985)2月22日 Ø⊞

60発明者

東京都港区芝5丁目33番1号 日本電気株式会社内

の出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

の代 理 人 弁理十 内 原 晋

1. 発明の名称 AD変換回路

### 2. 特許請求の範囲

積分器と、この検分器を構成するオペアンプの 非反転入力端子に零補債期間に出力電圧を印加し て客補信部を形成するMOS型スイッチとを有し 単一推測で動作するデュアルスロープ型AD変換 **向路において、前記非反転入力端子にゲートおよ** びソースが接続され前記MOSスイッチと同一特 件をもつMOS型トランジスタと、このMOS型 トランジスタのドレインに前記オペアンブの非反 転入力舞子の電圧を2倍に増幅した電圧を印加す る嫌幅回路とを備えたことを特徴とするAD変換 回路.

3. 発明の許細な説明 〔 産業上の利用分野〕

本発明は単電凝動作の自動ゼロ補償回路をもっ たデュアルスローブ型AD変換回路に胸する。 〔従来の技術〕

従来、この自動ゼロ補償回路のあるデュアルス ロープ別AD安集同路は、単電源動作の場合、無 2 図の回路図に示す構成となっている。図におい て1はコントロールロジック、2はカウンタおよ びラッチ、A、は抵抗 R、、コンデンサ C、と共 に積分回路となるオペアンプ、A. は基準電圧源 V. と比較するコンパレータ、A. はインパータ、 C。は積分器の入力電圧を保持するコンデンサ、 S<sub>1</sub>~S<sub>4</sub>はMOSスイッチである。この回路がA D変換を実施する第1ステップは自動ゼロ福信で ある。との自動ゼロ補信の期間では、スイッチ8、 とスイッチ S.とがONとなり、抵抗 R.とコンデン サC、とオペアンプA、とからなる積分器およびコ ンパレータム,を含むアンプ系の利得け1とたる。 その結果、積分器の入力オフセット Vost はそのま ま出力に現れ、コンデンサ C₂ に能圧 Vost + Va とし て書えられる。

第2ステップは入り電圧VIがあったときの優 分期間TIである。この期間TIは、単電像動作の ため入力信号として反転入力電圧・VIに空電圧線 VIを重量した信号を用い、スイッテSIのみがON となり、優分器の出力はコンパンータ人。の入力メ フセットVestから変化を始める。この変化は正方 向に直線的に一受時間TI級C。

次の第3ステップは、比較電圧 Varp による様 分期間 Tarpで、スイッテ SaがONとなり、機分器 出力の変化は第2ステップのときとは避代負方向 に直線的にコンパレータA。のオフセット電圧 Vanitで使く。この期間 Tarp でAD変換が行わ れ、1AD電像サイタル様でする。

なか、スイッチ S<sub>1</sub> 、S<sub>1</sub> 、S<sub>2</sub> 、S<sub>4</sub> のコントロールはコントロールロジック 1 で行われ、また A D 変換結果はカウンタかよびラッチ 2 に書わえられてディジタル出力として淡出される。

[発明が解決しようとする問題点]

この第2図の回路をバイポーラとMOSとが混 在する集積回路上に実現しようとする場合、この

1 項は100mv にもなって、入力電圧 Viが(Vi -100mv)でA D変換されてしまうことになると いり開類点を生ずる。

本発明の目的はこのような問題点を解決し、ゼロ構復部を形成する低スレッショルド電圧を有するMOSスイッチのテーリング現象による人力変 類類差を改善した人力変換回解を提供することにある。

[開願点を解決するための手段]

本場のの構成は、様分高と、様分高を構成する オペアンプの非反転入力端子に等帯信制別に出力 電圧を印加して零帯信部を形成するデェアルスロー ブ型人力変換回路にかいて、前記制反転入力端子 にグートかよびソースが接続され前記MOS ズイ ッチと同一特性をもつMOS型トランジスタと、 このMOS型ドランジスタのドレインに前記まべ アンプの非反転入力端子の電圧を2倍に増幅した 電圧を印加する増幅回路とを備えたことを特数と する。 図路の低価圧動作まで保証するにはスイッチ8。。 S a , S a 模域 ナ で A M O S スイッチのスレッショルド値圧 V r を , 例えば、0.2~0.5 v 程度まで下げると、M O S トランヴスタ格のスレッショルド値圧以下でもゲート値圧に対して指数的に変化する電流が流れるというテーリング現象のため、A D 変換の第2ステップ目でスイッチ S,のゲート値圧がO S スイッチS。を通して 放 転 U て しまり。その結果、オペアンプ人、の非 反転入力運圧は時間とともに負力的に 革 納のに降下し、A D 変換熱果に顕著を生じてしまり。

今、MOSスイッチのゲート電圧Ovにおける 電流を I。とすれば、次式が成立する。

$$V_1 = \frac{C_1 R_1}{C_2} \text{ I }_{\bullet} \text{ } (\frac{T_1 + T_{REF}}{T_1}) + \frac{V_{REF}}{T_1} \text{ } \cdot T_{REF} \text{ } \cdot \cdot \cdot \cdot \cdot (1)$$

この式で第1項が I。による誤差分となる。 例 えば C<sub>1</sub> = 0.1 μF, R<sub>1</sub>=50 kΩ, T<sub>1</sub> = 10ms, TREF =10ms, C<sub>2</sub>=0.01 μF, I<sub>3</sub>=100mA の場合、第

## 「実施例〕

次に本発明を図面により詳細に説明する。 第1回は本発明の一実施例の回路図である。本 実施例は、積分器を形成するオペアンプA<sub>1</sub>の非反 転機子にN-MOSトランジスタQュのソース、ゲ ートを接続し、またそのドレインにはコンデンサ C<sub>2</sub>の端子電圧をオペアンプA<sub>10</sub>等抵抗値の抵抗 Rio, Rii からなる正相増幅器を用いて2倍にして film する。との N-MOSトランジスタQ いは N-MOSスイッチS。と同じ製法によって同一サイズ で作られたトランジスタとし、オペアンプA<sub>1</sub>、オ ペアンプAiaはMOS入力型オペアンプである。 この回路構成により、AD変換の第2ステップ では、MOSスイッチS。のドレイン・ソース開催 圧が定催圧器 V。にほぼ等しくなっているのでMOS スイッチS。のテーリング現象によるドレイン電流 と等しい電流をN-MOSトランジスタQioにより 供給して、補償することができる。従って、(1)式 における第1項が無視できるようになるので、AD 変換を誤差なく行りことができる。

# [発明の効果]

以上、説明したように、本先明によれば、せロ 補償郵を形成するMOSスイッチ部にそれと同じ サイズのMOSトランジスタと2倍の正相増幅器 とを付加することにより、低電圧動作及び単電額 動作が可能な高精度の人D変換器が得られる。

また、このAD変換器をC-MOS融鉄傾回路化 することは、MOS入力型オペアンプAtoにより 容易に実現できるため、より精度の高いAD変換 器を得ることが可能となる。

# 4. 図面の簡単を説明

邦1四は本発明の一実施例の回路図、第2図は
従来の自動ゼロ精復回路付デュアルスローブ型
AD変換回路の回路図である。図にかいて、

1 ……コントロールロジック、2 ……カウンタ、 ラッチ、S、,S、,S、,S。 ……M O S スイッチ、 人1 …… 株分器用ポペアンプ、A、1 ……コンパレータ、A、1 ……インパータ、A1。 …… エ北地幅器 用ポペアング、C、1 …… 東分器用コンデンサ、C 1 ……入力保存コンデンサ、Q<sub>10</sub> …… N — M O S トラ ンジスタ、B<sub>1</sub> …… 機分器用紙式、B<sub>10</sub> , B<sub>11</sub> … … 正相 棚稲用気坑、V 。…… イイアス用定電圧原、 V<sub>1</sub> …… 入力電圧、V<sub>BEP</sub> …… 比較電圧 である。

代理人 弁理士 內 原





